<html>

<head>
<meta http-equiv=Content-Type content="text/html; charset=UTF-8">
<meta name="author" content="Michael Margraf">
<title>Qucs - Быстрый старт в цифровом моделировании</title>
</head>



<body>
<a name="top" id="top"></a>

<center><h3>
- Qucs -<br>
Почти универсальный симулятор цепей<br>
</h3>
<h1>
Быстрый старт в<br>
цифровом моделировании<br><br>
</h1></center>


Qucs - это также графический интерфейс пользователя для выполнения цифрового 
моделирования. Этот документ  вкратце описывает, как для этого пользоваться Qucs. 
<br><br>
Для цифрового моделирования Qucs использует программу FreeHDL
(<a href="http://www.freehdl.seul.org">http://www.freehdl.seul.org</a>).
Поэтому пакет  FreeHDL, а также компилятор GNU C++ должны быть установлены в 
компьютере.<br><br>
Нет большой разницы в выполнении аналогового или цифрового моделирования. 
Поэтому после прочтения <a href="start.html">Быстрый старт в
аналоговом моделировании</a> легко добиться, чтобы работало цифровое моделирование. 
Давайте рассчитаем таблицу истинности простого логического элемента И. Выберите 
цифровые компоненты в выпадающем списке вкладки компонентов слева и постройте 
схему, изображенную на рис. 1. Блок цифрового моделирования можно найти среди 
других блоков моделирования.<br>
Цифровые источники <i>S1</i> и <i>S2</i> подключены ко входам, узел с 
меткой <i>Output</i> является выходом. После выполнения моделирования открывается 
страница показа данных. Поместите на нее диаграмму <i>Таблица истинности</i> и 
вставьте переменную <i>Output</i>. Теперь показывается таблица истинности 
двух-входового элемента И. Поздравления, первое цифровое моделирование сделано! 
<br><br>

<center>
<img src="qucsdigi.png"><br>Рис. 1 - Главное окно Qucs<br><br>
</center>

<br>
Таблица истинности - не единственный вид моделирования, который может выполнить Qucs. 
Возможно также подать в схему случайный сигнал и посмотреть выходной сигнал во 
временной диаграмме. Чтобы это сделать, нужно изменить параметр <i>Type</i>
блока моделирования на <i>TimeList</i> и в следующем параметре нужно ввести 
продолжительность моделирования. Теперь у цифровых источников другой смысл: 
они могут выдавать случайную последовательность битов, для чего им нужно задать 
первый бит (низкий или высокий) и список моментов времени следующей смены состояния. 
Обратите внимание, что этот список повторяется после конца. Поэтому, чтобы получить 
тактовые импульсы с частотой 1 ГГц и скважностью 1:1, в этом списке должно быть 
записано: 0.5ns; 0.5ns.<br>
Для отображения результатов этого типа моделирования есть
<i>временнАя диаграмма</i>. В ней результаты всех выходных сигналов могут быть 
изображены построчно в одной диаграмме. Так что успехов в этом деле... 
<br>

<br>
<h3>Файловый компонент VHDL</h3>
Более сложные и более универсальные виды моделирования могут быть выполнены с помощью 
компонента "файл VHDL". Этот компонент может быть взят из списка компонентов (раздел 
"цифровые компоненты"). Тем не менее, рекомендуется следующий способ: файл VHDL д
олжен быть в составе проекта. Затем перейдите в просмотр содержимого проекта и нажмите 
на имя файла. Войдя в область построения схем, поместите компонент VHDL.<br>
Последний объектный блок в файле VHDL определяет интерфейс, то есть здесь должны быть 
объявлены все входные и выходные выводы. Эти выводы показываются также на схемном 
обозначении и могут быть соединены с остальной схемой. Во время моделирования исходный 
код файла VHDL помещается в  VHDL-файл верхнего уровня. Это следует учитывать, 
поскольку это приводит к некоторым ограничениям. Например, имена объектов в VHDL-файле 
должны отличаться от имен, уже данных подсхемам. (После моделирования полный исходный 
код можно увидеть, нажав F6. Пользуйтесь этим, чтобы прочувствовать процедуру.) 

<br><br><a href="#top">наверх</a><br>
</body>
</html>
